latch跟filp-flop差在哪？
latch和flip-flop都是时序逻辑，区别为：latch同其所有的输入信号相关，当输入信号变化时latch就变化，没有时钟端；flip-flop受时钟控制，只有在时钟触发时才采样当前的输入，产生输出。 当然因为二者都是时序逻辑，所以输出不但同当前的输入相关还同上一时间的输出相关。
latch是什麼意思？
閂鎖（英語：latch），或稱鎖存器，是數位電路中非同步時序邏輯電路系統中用來儲存資訊的一種電子電路。 一個閂鎖可以儲存一位元的資訊，通常會有多個一起出現，有些會有特別的名稱，像是「4位元閂鎖」（可以儲存四個位元）或「8位元閂鎖」（可以儲存八個位元）等等。
sr latch是什麼？
SR閂鎖器是由兩個交連的NOR閘或兩個交連的NAND閘之電路所組成。 它有兩個輸入端，分別標示為S代表設置輸入及R代表復置輸入。 為避免未定義狀態的發生，在其他改變發生前，S輸入端必須先回復到0，如圖9-4(b)之函數表所示。
j-k 正反器和 r-s 正反器差別在於哪裡？
JK正反器和正反器中最基本的RS正反器結構相似，其區別在於，RS正反器不允許R與S同時為1，而JK正反器允許J與K同時為1。 當J與K同時變為1的同時，輸出的值狀態會反轉。 也就是說，原來是0的話，變成1；原來是1的話，變成0。
jk flip flop是什麼？
介紹 正反器是一種積體電路，可將一個位元的二進位資料儲存成兩個穩定狀態。 正反器廣泛用於計數器、暫存器、分頻器，以及本次示範的循序邏輯電路(又稱非穩態多諧振盪器)。 正反器有許多類型可供挑選，常見功能包括設定和重置輸入、清除、預設、時脈輸入和互補邏輯輸出。
verilog latch是什麼？
锁存器（latch）是一种在异步电路系统中，对输入信号电平敏感的单元，用来存储信息。 锁存器在数据未锁存时，输出端的信号随输入信号变化，此时信号通过锁存器就相当于通过了一个缓存器，一旦锁存信号有效，则数据被锁存，输入信号不起作用。
具有n個正反器之序向邏輯電路,最多可以具有幾種狀態(state)？
技檢◆電腦硬體裝修題庫下載題庫 214. 具有n 個正反器之序向邏輯電路，最多可以具有幾種狀態(State)? (D)2 的n+1 次方。
jk正反器怎麼接？
JK正反器的輸出前三項均與RS正反器相同，且又是RS正反器的改良型，故不必用來替代RS正反器，但JK正反器可修改成D型正反器，只要將D輸入直接接到JK正反器的J輸入端，另再經反相閘後，接到K輸入端即為D型正反器，JK正反器與RS正反器、D型正反器之關係，如下圖所示。