clock tree是什麼？

clock tree是什麼？

时钟树就是指从某个clock 的root 点长到各个sink 点或叶节点（leaf）的clock buffer/inverter tree。 工具试图将某个clock 所属的所有sinks 做到相同长度。

clock tree synthesis 是什麼？

Clock Tree Synthesis，时钟树综合，简称CTS。 时钟树综合就是建立一个时钟网络，使时钟信号能够传递到各个时序器件。 CTS是布局之后相当重要的一个步骤，在现如今集成了上亿个晶体管的芯片上，如何设计一个合理的时钟网络，是一件非常具有挑战性的事情。

clock buffer是什麼？

时钟缓冲器就是常说的Clock Buffer，通常是指基于非PLL的扇出型缓冲器，是一种将一路时钟源信号通过频率复制生成多路时钟信号的器件，通常时钟缓冲器还兼具有时钟分配，格式转换和电平转换的功能。

pre sim 是什麼？

訊號完整度模擬(SI Simulation) 在Layout前稱為前期模擬(Pre-Sim)，在Layout之後稱為後期模擬(Post-Sim)，差別在於模擬是否包含PCB Trace & Via 的衍生的參數。